# 日本国特許庁

# PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年 2月19日

出 願 番 号 Application Number:

平成11年特許願第041343号

出 額 人 Applicant (s):

株式会社東芝

2000年 1月28日

特許庁長官 Commissioner, Patent Office 近藤隆度

#### 特平11-041343

【書類名】 特許願

【整理番号】 4009900277

【提出日】 平成11年 2月19日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 須黒 恭一

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 松尾 浩司

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】

半導体基板上に直接又は絶縁膜を介して金属化合物膜を成膜する工程と、前記金属化合物膜を酸化して金属酸化膜にする工程と、前記金属酸化膜上に電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。

#### 【請求項2】

前記金属化合物膜は、前記半導体基板又はその上の絶縁膜と化合物を形成する 反応を起こさない化合物であることを特徴とする請求項1記載の半導体装置の製 造方法。

#### 【請求項3】

前記金属化合物膜の膜厚は、5 n m以下であることを特徴とする請求項1記載の半導体装置の製造方法。

#### 【請求項4】

前記金属化合物膜を成膜する工程と該金属化合物膜を酸化して金属酸化膜にする工程を、複数回繰り返すことを特徴とする請求項1記載の半導体装置の製造方法。

#### 【請求項5】

前記絶縁膜は、シリコン酸化膜、シリコン窒化膜、又はシリコン窒化酸化膜であることを特徴とする請求項1記載の半導体装置の製造方法。

#### 【請求項6】

前記金属化合物膜は、金属窒化物若しくは酸素を含む金属窒化物、金属炭化物 若しくは酸素を含む金属炭化物、又は金属窒化炭化物若しくは酸素を含む金属窒 化炭化物であることを特徴とする請求項1記載の半導体装置の製造方法。

#### 【請求項7】

前記金属化合物膜は、チタン、ジルコニウム、ハフニウム、タンタル、若しく はニオブの窒化物又は炭化物のいずれかであることを特徴とする請求項1記載の 半導体装置の製造方法。

#### 【請求項8】

半導体基板上に直接、又は半導体酸化物,半導体窒化物,若しくは半導体窒化酸化物からなる絶縁膜を介して形成された第1の金属酸化物膜と、この第1の金属酸化物膜上に形成された第2の金属酸化物膜と、この第2の金属酸化物膜上に形成されたMOSトランジスタのゲート電極とを具備してなり、

前記ゲート電極を構成する金属の酸化物形成時のギブス自由エネルギー減少量は、第1の金属酸化物膜を構成する金属のそれよりも大きく、かつ第2の金属酸化物膜を構成する金属の酸化物形成時のギブス自由エネルギー減少量は、前記ゲート電極を構成する金属のそれよりも大きいか或いは等しいことを特徴とする半導体装置。

#### 【請求項9】

第2の金属酸化物膜はチタン酸化膜,ジルコニウム酸化膜,ハフニウム酸化膜,タンタル酸化膜,ニオブ酸化膜の何れかであり、前記ゲート電極はチタン窒化膜,ジルコニウム窒化膜,ハフニウム窒化膜,タンタル窒化膜,ニオブ窒化膜の何れかの内で第2の金属酸化物膜を構成する金属の酸化物形成時のギブス自由エネルギー減少量が前記ゲート電極を形成する金属のそれよりも大きいか或いは等しいものであることを特徴とする請求項8記載の半導体装置。

#### 【請求項10】

請求項1の方法を用いて、半導体基板又は表面に絶縁膜が形成された半導体基板に設けられた溝内にゲート絶縁膜となる金属酸化物膜とゲートとなる電極が形成され、前記金属酸化物膜の溝部側面と溝部底面で作られる角部の厚みが、前記溝部底面での前記金属酸化物膜での厚みの2<sup>1/2</sup> 倍より大きいことを特徴とする半導体装置。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、微細化が要求される半導体技術に係わり、特にゲート絶縁膜等に金 属酸化物を用いた半導体装置及びその製造方法に関する。

[0002]

#### 【従来の技術】

MOSFETの微細化に伴い、ゲート電極の低抵抗化の要求と、従来から使われているポリシリコンによるゲート電極では空乏化の問題が無視できなくなることから、メタル単層のゲート構造の実現が望まれている。そして、ゲート絶縁膜はより薄膜化の要求から、 $SiO_2$  に代わり高誘電体として金属酸化物系、例えば $TiO_2$  により形成することが提案されている。

[0003]

図7は、従来プロセスを説明するための工程断面図である。まず、図7 (a) に示すように、シリコン基板100上に10nm程度のゲート絶縁膜となるTi0 $_2$  膜102をLP-CVD法により成膜する。CVDガスとしては、例えばTi1 $(C_{11}H_{19}O_2)_2$  $C1_2$ を用いればよい。

[0004]

次いで、図7(b)に示すように、メタルゲート電極のゲート絶縁膜への拡散を防ぐため、或いは仕事関数を制御するバリアメタルとして、例えば $10\sim20$  n mの膜厚の $TiN膜103をTiCl_4$   $ENH_3$  ガス雰囲気のCVD法により形成する。その後、図7(c)に示すように、ゲート電極となるW, A1, Cu 等のメタル電極104をCVD法で成膜する。

[0005]

ここで、上述のバリアメタル膜103及びメタル電極104を成膜後に反応性イオンエッチングで加工するか、或いは予めゲート電極を形成するための溝を絶縁膜に形成しておき、上述のTi〇<sub>2</sub> 膜102,バリアメタル膜103,メタル電極104を成膜後に、化学機械研磨法(CMP)又は機械研磨法(MP)で溝の内部にだけ導電体膜を残す方法を用いて電極パターンを形成する。

[0006]

しかしながら、この種の方法にあっては、次のような問題があった。即ち、図 7 (a) において $TiO_2$  膜 102 を成膜しているが、この方法では酸素が完全に供給された $TiO_2$  膜 102にすることが難しい。 $TiO_2$  膜 102では、酸素の欠乏がドナーとなって $TiO_2$  の伝導帯に電子を供給してしまうため、僅かな酸素欠乏により大きく絶縁性が劣化してしまう。また、CVD成膜ガス中に含

まれる炭素,塩素等の不純物が取り残されるため、これも酸素欠乏等を引き起こ す原因になり、 $TiO_2$  膜1O2の信頼性を劣化させる原因となる。また、シリ コン酸化膜のCVDでも見られるように、CVD膜は熱酸化で形成した酸化膜よ り密度が低くなりやすい。そのため、これも酸素欠乏を引き起こす原因になる。 これらより、信頼性の高いトランジスタの形成は不可能となる。

[0007]

【発明が解決しようとする課題】

このように従来、ゲート絶縁膜として ${
m TiO}_2$ 等の金属酸化物を用いる場合、 CVD法で酸素が完全に供給された $TiO_2$ を形成することは難しく、僅かな酸 素欠乏により絶縁特性が劣化する。さらに、CVD成膜ガス中に含まれる炭素, 塩素等の不純物が取り残され、これも酸素欠乏等を引き起こす原因になり、Ti  $O_2$  膜の信頼性を劣化させる要因となる。

[0008]

本発明は、上記事情を考慮して成されたもので、その目的とするところは、金 属酸化物からなるゲート絶縁膜等の信頼性を向上させることができ、素子特性の 向上及び信頼性の向上をはかり得る半導体装置及びその製造方法を提供すること にある。

[0009]

【課題を解決するための手段】

(構成)

上記課題を解決するために本発明は次のような構成を採用している。

[0010]

即ち本発明は、ゲート絶縁膜等に金属酸化物膜を用いる半導体装置の製造方法 において、半導体基板上に直接又は絶縁膜を介して金属化合物膜を成膜する工程 と、前記金属化合物膜を酸化して金属酸化膜にする工程と、前記金属酸化膜上に 電極を形成する工程とを含むことを特徴とする。

[0011]

ここで、本発明の望ましい実施態様としては次のものがあげられる。

(1) 金属化合物膜は、半導体基板又はその上の絶縁膜と化合物を形成する反応

を起こさない化合物であること。

- (2) 金属化合物膜の膜厚は、5 n m以下であること。
- (3) 金属化合物膜を成膜する工程と金属化合物膜を酸化して金属酸化膜にする 工程を、複数回繰り返すこと。
- (4) 絶縁膜は、シリコン酸化膜,シリコン窒化膜,又はシリコン窒化酸化膜で あること。

[0012]

- (5) 金属化合物膜は、金属窒化物,又は酸素を含む金属窒化物であること。
- (6) 金属化合物膜は、金属炭化物,又は酸素を含む金属炭化物であること。
- (7) 金属化合物膜は、金属窒化炭化物、又は酸素を含む金属窒化炭化物である こと。
- (8) 金属化合物膜は、チタン窒化物,ジルコニウム窒化物,ハフニウム窒化物 , タンタル窒化物, 又はニオブ窒化物のいずれかであること。
- (9) 金属化合物膜は、チタン炭化物,ジルコニウム炭化物,ハフニウム炭化物 , タンタル炭化物,又はニオブ炭化物のいずれかであること。

[0013]

また本発明は、ゲート絶縁膜等に金属酸化物膜を用いる半導体装置において、 半導体基板上に直接、又は半導体酸化物、半導体窒化物、若しくは半導体窒化酸 化物からなる絶縁膜を介して形成された第1の金属酸化物膜と、この第1の金属 酸化物膜上に形成された第2の金属酸化物膜と、この第2の金属酸化物膜上に形 成されたMOSトランジスタのゲート電極とを具備してなり、前記ゲート電極を 構成する金属の酸化物形成時のギブス自由エネルギー減少量は、第1の金属酸化 物膜を構成する金属のそれよりも大きく、かつ第2の金属酸化物膜を構成する金 属の酸化物形成時のギブス自由エネルギー減少量は、前記ゲート電極を構成する 金属のそれよりも大きいか或いは等しいことを特徴とする。

[0014]

ここで、本発明の望ましい実施態様としては次のものがあげられる。

(1) 第2の金属酸化物膜はチタン酸化膜であり、ゲート電極はチタン窒化膜, タンタル窒化膜,又はニオブ窒化膜であること。

- (2) 第2の金属酸化物膜はジルコニウム酸化膜であり、ゲート電極はジルコニウム窒化膜,チタン窒化膜,タンタル窒化膜,又はニオブ窒化膜であること。
- (3) 第2の金属酸化物膜はハフニウム酸化膜であり、ゲート電極はハフニウム 窒化膜,チタン窒化膜,タンタル窒化膜,又はニオブ窒化膜であること。

[0015]

また本発明は、ゲート絶縁膜等に金属酸化物膜を用いる半導体装置において、 溝を有する半導体基板上に直接又は絶縁膜を介して金属化合物膜が成膜され、こ の金属化合物膜を酸化してゲート絶縁膜となる金属酸化膜が形成され、このゲー ト絶縁膜上にゲート電極が形成された半導体装置であって、前記ゲート絶縁膜の 溝部側面と溝部底面で作られる角部の厚みが、前記溝部底面での前記ゲート絶縁 膜での厚みの 2 1/2 倍より大きいことを特徴とする。

[0016]

また本発明は、ゲート絶縁膜等に金属酸化物膜を用いる半導体装置の製造方法において、半導体基板上に直接、又は半導体酸化物,半導体窒化物,若しくは半導体窒化酸化物を介して金属酸化物膜からなる第1の膜を形成する工程と、第1の膜上に卑金属の窒化物,窒化酸化物,又は炭化物からなる第2の膜を形成する工程と、第2の膜を酸化して金属酸化膜からなる第3の膜を形成する工程と、第3の膜上に金属窒化物からなる第4の膜を形成する工程とを含むことを特徴とする。

[0017]

(作用)

本発明によれば、例えばゲート絶縁膜として用いられる金属酸化物膜であるT $iO_2$ ,  $ZrO_2$ ,  $HfO_2$ ,  $Ta_2O_5$  等の成膜に際して、まずはそれら酸化物の金属からなる金属化合物膜を薄く(例えば10nm以下、望ましくは5nm以下)成膜してから酸化を行うようにしている。ここで、熱酸化により形成した金属酸化物膜は、酸素の欠乏がなく、また膜中不純物は酸化中に外方拡散してしまう。このため、Si上に直接CVD法によって金属酸化物膜を成膜するときに問題となる膜中不純物や酸素欠乏の問題を回避することが可能となる。

[0018]

また、電極を構成する酸化物形成時のギブス(Gibbs) 自由エネルギー減少量が 、ゲート絶縁膜となる金属酸化膜を構成する金属の酸化物形成時のそれよりも大 きい場合に、ゲート絶縁膜最上層に酸化物形成時のギブス自由エネルギー減少量 が、電極を構成する金属と同じかそれ以上の金属を用いた金属酸化物膜を形成す ることで、電極とゲート絶縁膜との反応が起こらないような誘電体膜構造を実現 することができる。

[0019]

【発明の実施の形態】

以下、本発明の詳細を図示の実施形態によって説明する。

[0020]

(第1の実施形態)

図1は、本発明の第1の実施形態に係わる半導体装置の製造工程を示す断面図 である。

[0021]

まず、図1 (a) に示すように、シリコン基板10上に2nm程度の薄いTi N膜11を成膜する。この成膜法としては、 $TiC1_4$ と $NH_3$ ガス雰囲気のCVD法を用いればよい。

[0022]

なお、TiNのCVD法としては、 $TiC1_4/NH_3$ 系に限らず、  $(C_5H)$  $_{5}$ )  $(C_{8}H_{8})$   $Ti/NH_{3}$  系,  $(C_{5}H_{5})_{2}$   $Ti[N(CH_{3})_{2}]_{2}/$  $\mathrm{NH_3}$   $\Re$ ,  $(\mathrm{C_5}$   $\mathrm{H_5})$   $_2$   $\mathrm{TiCl_2}/\mathrm{NH_3}$   $\Re$ ,  $[(\mathrm{CH_3})$   $_3$   $\mathrm{SiCH_2}]$  $_4$  Ti/NH $_3$  系, Ti [N (CH $_3$ )  $_2$ ]  $_4$  系, Ti [N (C $_2$  H $_5$ )  $_2$ ]  $_4$ 系,( $C_5$   $H_5$ )  $_2$  T i ( $N_3$ )  $_2$  系等を用いてT i N を成膜してもよい。後者 の3つのガスは $NH_3$  やNラジカルのような窒化剤がなくともTiNを成膜でき るが、窒化剤を添加して成膜してもよい。また、Tiターゲット若しくはNを含 む ${
m Tightarrow}$  などの ${
m Negative}$  などの ${
m Negative}$  などの ${
m Negative}$  などの ${
m Negative}$  などの ${
m Negative}$ 合ガスのプラズマを用いたスパッタ法、又は真空蒸着法でもよい。

[0023]

次いで、図1(b)に示すように、 $O_2$  雰囲気, $O_3$  雰囲気,又は酸素ラジカ

ル若しくは水蒸気を含む雰囲気中での熱処理によりTiN膜11の酸化を行って 、厚さ $4\,n\,m$ 程度の $T\,i\,O_2\,$ 膜 $1\,2\,$ を形成する。また、この酸化を過剰に行って シリコン基板10と $TiO_2$  膜12の界面にシリコン酸化膜を形成してもよい。 ここで、さらに厚膜の例えば20nm程度のTi〇 $_2$  膜が必要なときは、10n m程度成膜したTiN膜の酸化を行って20nm程度のTi〇<sub>2</sub> 膜を形成しても よいが、酸化するTiN膜が薄くなるほど、酸化中に発生する窒素やTiN膜の 成膜中に混入した塩素や炭素等の不純物が酸化中に外方拡散しやすく、不純物の ない酸素欠乏のない膜質の良好な $TiO_2$  膜を得やすいこととが本発明者らの実 験で明らかとなった。また、 $TiO_2$  の厚膜化と共に結晶粒が大きくなることも 判明しており、厚膜では表面モフォロジーも劣化しやすいため、薄膜が望ましい

#### [0024]

そこで、厚いTi〇<sub>2</sub> 膜を形成する場合は、2 n m程度のTiN膜の成膜と酸 化の工程を繰り返し行うことで厚いTi〇<sub>2</sub> 膜を形成すると、より高品質の厚い T i  $O_2$  膜を得ることができる。例えば、薄い2 n m程度のT i N 膜の成膜とそ の酸化を5回繰り返すことで、厚さ20nm程度のTi〇2 膜を形成できる。

## [0025]

また、酸化温度は高いほど不純物が少なくなるが、同時にTi〇<sub>2</sub> 膜の結晶粒 径も酸化温度上昇と共に大きくなる。結晶粒径の増大は表面モフォロジーを劣化 させる。よって、酸化温度は500℃以下の低温にするのが望ましく、酸化温度 の低温化で問題となる膜中の不純物は、酸化するTiN膜厚を薄く5nm以下、 望ましくは2nm以下にすることで外方拡散させるのが望ましい。

# [0026]

次いで、図1 (c) に示すように、バリアメタルとして例えばTiN膜13を CVD法により成膜し、続いてゲート電極14として所望のメタルを形成する。 以上により、ゲート絶縁膜が $TiO_2$ のゲート膜構造が形成できる。

# [0027]

ここで、本実施形態の特徴は、TiN膜11を成膜してその酸化を行ったこと である。従来方法のように直接CVD法により形成したTi〇 $_2$  膜と異なり、本 実施形態での $TiO_2$  膜は熱酸化により形成されているため、酸素が十分供給さ れて酸素欠乏のない信頼性の高い膜として形成できる。さらに、その酸化するT iNの膜厚を5nm以下、望ましくは2nm以下にすることで、酸化中に発生す る窒素,炭素,塩素等の不純物は容易に外方拡散して膜中から追い出すことが可 能である。

[0028]

なお、既にA1の熱酸化によりA $1_2$ O $_3$ を形成する報告がなされているが、 この方法ではA1の酸化中の熱工程によりA1が下地のシリコン基板やシリコン 酸化膜と反応してしまう。これに対し本実施形態は、TiN膜にはシリコンが拡 散せず、TiNは下地となるシリコン基板と反応を起こさないため、酸化中の熱 工程で下地のシリコン基板と反応を起こすこともなく ${
m TiO}_2$  膜を形成できる。 よって、シリコン基板とのシリサイド反応によるゲート絶縁膜とシリコン基板界 面のラフネスの悪化等の問題は完全に回避できる。

[0029]

また、図1 (b) においてTiN膜11の酸化を行う時に、過剰な酸化により シリコン基板10と $TiO_2$  膜12の界面にシリコン酸化膜が形成され、その厚 みが厚くなり過ぎる場合がある。このようなときは、TiN膜11の成膜前に予 めシリコン基板10上に極薄い1nm程度のシリコン窒化酸化膜をNO, 或いは  $N_2$  O等のガスを含む雰囲気で酸化させて形成しておき、この膜によりシリコン 基板10が酸化されるのを防げばよい。また、シリコン窒化酸化膜ではなくシリ コン酸化膜を形成しておいてもよい。

[0030]

また、本実施形態ではTiN膜11を成膜して酸化したが、上記のように本発 明の効果は下地となるシリコン基板と反応しない金属化合物を成膜して、それを 酸化して熱酸化により金属酸化膜を形成することにある。従って、TiN以外に Ti Cでもよい。

[0031]

また、酸素を含んだTiON膜、更には炭素を加えたTiONC膜としてもよ い。この場合は、TiN膜が成膜時に既に結晶粒が存在するのに対し、酸素や炭 素を含ませることで結晶粒をより小さく、或いはアモルファス状態にすることが できるので、表面モフォロジーがより向上する。よって、それを酸化して形成し た $\mathrm{T}\ \mathrm{i}\ \mathrm{O}_{2}$  膜も表面ラフネスも少ない膜にすることが可能である。

## [0032]

TiON膜, TiNC膜, 又はTiONC膜のCVDガスソースとしては、T  $i~C~l_4~e~N~H_3~e~O_2~e$ 含むガス、或いはC~e含むガスとして、( $C_5~H_5~)$  $(C_8 H_8)$  Ti/ $NH_3$ 系,  $(C_5 H_5)_2$  Ti [ $N(CH_3)_2$ ] $_2$ /NH $_3$  系,( $C_5$   $H_5$ ) $_2$   $TiCl_2$   $/NH_3$  系,[( $CH_3$ ) $_3$   $SiCH_2$ ] $_4$  Ti/NH<sub>3</sub>系, Ti [N (CH<sub>3</sub>)<sub>2</sub>]<sub>4</sub>系, Ti [N (C<sub>2</sub>H<sub>5</sub>)<sub>2</sub>]<sub>4</sub>系,  $(C_5 H_5)_2$   $\mathrm{Ti}$   $(N_3)_2$  系等の有機系ガスを用いればよい。更には、 $\mathrm{Ti}$ ターゲット或いはOやNやCを含むTiターゲットを用いて、Ar, Kr, 又は XeとOやNを含む混合ガスプラズマを用いたスパッタ法により成膜してもよい

#### [0033]

さらに、酸素の欠乏しているTi $O_{2-x}$  膜を酸化してTi $O_2$  膜を形成しても よい。この場合も熱酸化により $TiO_2$  膜が形成されるので、同様の効果が得ら れる。TiO膜,或いは $TiO_{2-x}$  膜のCVDガスソースとしては、 $Ti(C_{11}$  $\mathrm{H}_{19}\mathrm{O}_2$ )  $\mathrm{Cl}_2$  系,  $\mathrm{Ti}$  ( $\mathrm{OC}_2$   $\mathrm{H}_5$ )  $_4$  系,  $\mathrm{Ti}$  ( $\mathrm{i}$  –  $\mathrm{OC}_3$   $\mathrm{H}_7$ )  $_4$  系, Ti (OCH<sub>3</sub>) 4 系, Ti (n-OC<sub>4</sub> H<sub>9</sub>) 4 系があり、400℃から75 0℃の温度範囲内でTiO<sub>2-x</sub>の成膜が可能である。

# [0034]

また、本実施形態では ${
m TiN}$ 膜の形成法について述べたが、 ${
m TiN}$ 膜と同様 に下地となるシリコン基板と反応を起こさない金属窒化物であれば、本実施形態 と同様のメリットを得ることができる。具体的にあげれば、Z r N , H f N , TaN, NbNである。これらを酸化してそれぞれZrO2, HfO2, Ta2O  $_5$  , N b  $_2$   $_{0}^{0}$  を形成してもよい。また、ゲート絶縁膜として $\mathrm{Z\,r\,O}_2$  , H f O  $_2$  ,  $_{1}$   $_{2}$   $_{0}$   $_{5}$  ,  $_{1}$   $_{2}$   $_{0}$   $_{5}$  を用いることは、以下のメリットがさらに追加され る。

[0035]

(ZrO<sub>2</sub>):ゲート電極として、実施形態のTiN電極のみならず、ZrN もゲート絶縁膜であるZ r O 2 と反応することもなく電極として用いることが可 能になる。ZrNはTiNよりさらに仕事関数が低い。そのため、MOSFET において低いしきい値Vthを要求されるn型のMOSFETに使用することで、 TiNよりさらにしきい値Vthを下げることが容易になる。また、バンドギャッ プも ${
m Ti\,O_2}$  の ${
m 3e\,V}$ に対して ${
m Zr\,O_2}$  は ${
m 8e\,V}$ である。そのため、薄膜でも絶 縁性の良い膜を得やすくなる。

[0036]

(HfO2):ゲート電極として、実施形態のTiNそして上記のZrNのみ ならず、H f Nもゲート絶縁膜である $H f O_2$  と反応することもなく電極として 用いることが可能になる。HfNはTiNやZrNよりさらに仕事関数が低い。 そのため、MOSFETにおいて低いしきい値Vthを要求されるn型のMOSFETに使用することで、TiNやZrNよりさらにしきい値Vthを下げることが 容易になる。また、バンドギャップもZ r  $O_2$  と同じくH f  $O_2$  は 8 e V である 。そのため、薄膜でも絶縁性の良い膜を得やすくなる。

[0037]

 $(Ta_2O_5)$ :現在最も研究されている高誘電体であり、開発費用を上記金 属酸化膜よりも削減可能である。

 $(N \ b_2 \ O_5 \ ) \ : T \ a_2 \ O_5 \ とほぼ同様の膜特性であるため、 T \ a_2 \ O_5 \ の技$ 術をそのまま受け継がせることが容易である。

[0038]

(第2の実施形態)

第1の実施形態では、金属酸化物膜の成膜法について説明したが、本実施形態 では、電極と化学反応を起こし得る金属酸化膜を用いても、電極と反応させない 方法について説明する。図2は、本発明の第2の実施形態に係わる半導体装置の 製造工程を示す断面図である。

[0039]

まず、図2(a)に示すように、シリコン基板20上に、基板20の熱酸化に より得られた1nm程度のごく薄いシリコン酸化膜21を介して、ゲート絶縁膜 となる高誘電体膜として10nm程度のTa<sub>2</sub>〇<sub>5</sub> 膜22を第1の実施形態で述 べた方法で成膜する。即ち、TaN膜を成膜した後にこれを酸化してTa $_2$   $\circ_5$ 膜を形成する。ここで、シリコン酸化膜 2 1 は他の絶縁膜、例えば  $N_2$  O, N O,或いは $\mathrm{NH}_3$  等のガスを含む雰囲気中にて形成された、膜厚 $1\,\mathrm{n}\,\mathrm{m}$ 程度のシリ コン酸化窒化膜でもよい。また、Ta<sub>2</sub> O<sub>5</sub> 膜22をシリコン基板20上に直接 成膜してもよい。

# [0040]

次いで、第1の実施形態で述べた方法を用いて、図2 (b) に示すように、T a<sub>2</sub> O<sub>5</sub> 膜22上に例えば4 n mの薄いTiN膜23を形成し、続いて図2(c )に示すように、これを酸化してTi〇<sub>2</sub> 膜24を形成する。

## [0041]

次いで、図2 (d) に示すように、メタル電極のゲート絶縁膜への拡散を防ぐ ため、或いは仕事関数を制御するバリアメタルとして、 $TiO_2$  膜 24 上にTiN膜25を成膜する。

[0042] 次いで、図2(e)に示すように、A1,W,Cu,Ag等、所望のゲートメ タル電極26をCVD法或いはスパッタ法或いはメッキ処理等により成膜する。

## [0043]

このように本実施形態によれば、Ta<sub>2</sub>O<sub>5</sub> 膜22上に薄いTiO<sub>2</sub> 膜24を 形成してからTiN膜25を形成することにより、直接 $Ta_2O_5$  膜22上にTiN膜25を成膜した場合に起こる問題を回避できる。

# [0044]

上記の問題とは、TiN/Ta<sub>2</sub> 〇<sub>5</sub> 界面ではTi〇<sub>2</sub> とTaNが形成される 反応が進行し、T a  $_2$   $O_5$  膜 2 2 は還元されて絶縁性を失っていくことである。 この還元反応は、電極となるTiN膜25を構成する金属であるTiの酸化物形 成時のギブス自由エネルギー減少量が、Ta<sub>2</sub>〇<sub>5</sub> 膜22を構成する金属である Taの酸化物形成時のギブス自由エネルギー減少量よりも大きいためである。よ って、このようなゲート絶縁膜の還元反応による劣化を防ぐには、電極に用いる 金属はゲート絶縁膜に用いる金属より酸化物形成時のギブス自由エネルギー減少 量が同じか小さいことが必要である。

[0045]

本実施形態では、電極であるTiN膜25とゲート絶縁膜である $Ta_2O_5$  膜 22との間に、電極と反応を起こさない $TiO_2$  膜 24を薄く成膜しておくこと で、この問題を回避することに成功した。即ち、 ${
m TiO}_2$  を構成する金属は ${
m Ti}$ Nを構成する金属と同じであり、電極に用いる金属はゲート絶縁膜の最上層に用 いる金属と酸化物形成時のギブス自由エネルギー減少量が同じとなり、これによ り電極下地の絶縁膜の還元反応が生じるのを防止することができる。

[0046]

(第3の実施形態)

第1及び第2の実施形態では、ゲート絶縁膜と電極の成膜方法について説明し たが、本実施形態では、これらの実施形態でのゲート膜構造を用いたトランジス タの形成方法を説明する。図3及び図4は、本発明の第3の実施形態に係わる半 導体装置の製造工程を示す断面図である。

[0047]

まず、図3 (a) に示すように、シリコン基板30上にSTI技術等を用いて 素子分離領域31を形成する。続いて、将来除去されるダミーのゲートとして、 例えば6mm程度のゲート酸化膜32,150mm程度のポリシリコン膜33, 50nm程度の第1のシリコン窒化膜34の積層構造からなるダミーゲート構造 を、酸化技術, CVD技術, リソグラフィ技術、そしてRIE技術を用いて形成 する。そして、イオン注入技術を用いてエクステンション拡散層領域35を形成 し、さらに第2のシリコン窒化膜36からなる幅が40nm程度のゲート側壁を CVD技術とRIE技術により形成する。

[0048]

次いで、図3 (b) に示すように、イオン注入技術によりソース・ドレイン拡 散層37を形成後、サリサイド・プロセス技術を用いて、ダミーゲートをマスク にソース・ドレイン領域のみに40nm程度のCoSi<sub>2</sub>, 又はTiSi<sub>2</sub>等の 金属シリサイド層38を形成する。

[0049]

次いで、図3(c)に示すように、層間絶縁膜39として、例えば $SiO_2$  膜 をCVD法により堆積して、CMP技術により平坦化を行うことにより、ダミー ゲートの上部の第1のシリコン窒化膜34,第2のシリコン窒化膜36の表面を 露出させる。

[0050]

次いで、図4 (d) に示すように、例えば燐酸を用いて、ダミーゲート上部の 第1のシリコン窒化膜34を層間絶縁膜39に対して選択的に除去する。このと きにゲート側壁の第2のシリコン窒化膜36もポリシリコン膜33の高さ程度ま でエッチングされる。続いて、例えばラジカル原子エッチング技術を用いてダミ ーゲートのポリシリコン膜33を、層間絶縁膜39,ゲート側壁である第2のシ リコン窒化膜36に対して選択的に除去する。その後、弗酸等のウェット処理に よりダミーのゲート酸化膜32を除去することにより、ゲート形成部が全て開口 される。

[0051]

次いで、図4 (e) に示すように、第1又は第2の実施形態で示した方法によ り、高誘電体膜のゲート絶縁膜40とゲート電極41を形成する。

[0052]

これ以降は、図4(f)に示すように、CMP技術を用いて、ゲート絶縁膜<math>40, ゲート電極41の平坦化を層間絶縁膜39が露出するまで行う。以上の工程 により、ゲート絶縁膜40が高誘電体絶縁膜を有し、ゲート電極41はメタルで あり、ソース・ドレインは金属シリコンサイドにより低抵抗化されたMOSFE Tが完成する。

[0053]

ここで、第1の実施形態で示したゲート絶縁膜成膜法を本実施形態のようなダ マシーン・ゲートへ適用したときのメリットを説明する。

[0054]

図5 (a) は、底面がシリコン基板50で側壁が絶縁膜51により形成された 溝を模式的に示したものである。これは、上記では図4 (d) に示す工程に相当 し、溝内にゲート絶縁膜やゲート電極が埋め込まれる。溝内にゲート絶縁膜を成 膜するときに、従来技術を用いて直接 $TiO_2$  膜をCVD法により成膜すると、 最も良好なカバーレッジのCVD技術を用いても、図5(b)に示すように、ゲ ート絶縁膜53の厚みDはどこでも同じである。そのため、角部の厚みAは、底 部の厚みDの $2^{1/2}$  倍以上になることはない。このような角では、ゲート電極に 印加された電圧により角部での電界集中を避けることができないため、ゲート耐 圧不良を引き起こしやすくなる。

[0055]

これに対して本実施形態は、まずCVD法等を用いてTiN膜を成膜し、続い て酸化を行って $TiO_2$  膜にしている。TiN膜のカバーレッジは従来技術と同 様に角部の厚みAは厚みDの2 $^{1/2}$  倍以下となる。しかし、続いて酸化を行うこ とにより、TiN膜は体積が2倍近くなって $TiO_2$  膜となるため、角部は図5(c) に示すように、他より厚く成膜された状態となる。そして、角部の厚みA は、底部の厚み $\mathrm{D}$ の $2^{1/2}$  倍より大きくなる。従って、従来技術と異なり角部で の電界集中はなくなり、ゲート耐圧不良を大幅に改善することが可能になる。

[0056]

(第4の実施形態)

第3の実施形態では、本発明をMOSFETのゲート絶縁膜に適用した例を説 明したが、本発明はゲート絶縁膜のみならず、様々なキャパシタ構造に適用でき る。例えばDRAMセルのトレンチキャパシタに応用することもできる。

[0057]

図6は、本発明を用いてトレンチ・キャパシタを形成したDRAMセル構造を 実現するための工程断面図である。まず、図6 (a) に示すように、シリコン基 板60の表面にエッチングによりトレンチ61を形成した後、Asの気相拡散等 を用いてトレンチ内壁にn型拡散層62を形成する。

[0058]

次いで、図6(b)に示すように、第1の実施形態方法を用いて、トレンチ6 1の内壁に沿ってTiO2 膜63を形成し、続いてトレンチ61内にポリシリコ ン膜64を埋め込み形成する。具体的には、トレンチの内部を含む基板表面の全 面にTiN膜を薄く成膜した後、これを酸化してTiO2膜63を形成し、この  $TiO_2$  膜 63 上にポリシリコン膜 64 を堆積し、続いて CMP 等により基板表 面が露出するまで平坦化することによって、トレンチ 61 内に $TiO_2$  膜 63 を 介してポリシリコン膜64が埋め込まれた構造を形成する。

[0059]

次いで、図6 (c) に示すように、素子分離領域65を形成すると共に、ゲー ト酸化膜(図示せず)を介してゲート電極66を形成し、更にはソース・ドレイ ン拡散層67等を形成することにより、トレンチ・キャパシタからなるDRAM セルが実現される。

[0060]

このように本実施形態によれば、 $TiO_2$  膜 62はTiNを酸化して形成した ものであるため、酸素欠乏のない信頼性の高いキャパシタ絶縁膜となり、さらに トレンチ角部における膜厚を他よりも厚くできるため、キャパシタ絶縁膜の耐圧 不良を改善することができる。

[0061]

なお、本発明は上述した各実施形態に限定されるものではなく、その要旨を逸 脱しない範囲で、種々変形して実施することができる。

[0062]

【発明の効果】

以上詳述したように本発明によれば、ゲート絶縁膜等に金属酸化物膜を用いる 半導体装置の製造方法において、半導体基板上に直接又は絶縁膜を介して金属化 合物膜を成膜した後に、この金属化合物膜を酸化して金属酸化物膜にするように しているので、酸素欠乏のない金属酸化物からなるゲート絶縁膜等の信頼性を大 幅に向上させることができ、素子特性の向上及び信頼性の向上をはかることがで きる。

[0063]

また、ゲート絶縁膜を2層の金属酸化物膜で形成し、ゲート電極を構成する金 属の酸化物形成時のギブス自由エネルギー減少量が、ゲート絶縁膜となる金属酸 化物膜 (第1の金属酸化物膜)を構成する金属のそれよりも大きい場合に、ゲー ト絶縁膜最上層に、酸化物形成時のギブス自由エネルギー減少量が、ゲート電極 を構成する金属のそれよりも大きいか或いは等しい金属を用いた金属酸化物膜( 第2の金属酸化物膜)を形成しているので、ゲート電極とゲート絶縁膜との反応 が起こらないような誘電体膜構造を実現することができ、これにより素子特性の 向上をはかることが可能となる。

## 【図面の簡単な説明】

【図1】

第1の実施形態に係わる半導体装置の製造工程を示す断面図。

【図2】

第2の実施形態に係わる半導体装置の製造工程を示す断面図。

【図3】

第3の実施形態に係わるMOSFETの製造工程を示す断面図。

【図4】

第3の実施形態に係わるMOSFETの製造工程を示す断面図。

【図5】

第3の実施形態の効果を説明するための模式図。

【図6】

第4の実施形態に係わるDRAMセルの製造工程を示す断面図。

【図7】

従来プロセスを説明するための工程断面図。

【符号の説明】

10,20,30,50,60…シリコン基板

11, 23, 25…TiN膜

12,24,63…TiO<sub>2</sub>膜

13…TiN膜

14,26…ゲートメタル電極

21…シリコン酸化膜

22…Ta<sub>2</sub>O<sub>5</sub> 膜

25…TiN膜


26…ゲートメタル電極


- 3 1 …素子分離領域
- 32…ダミーゲート酸化膜
- 33,64…ポリシリコン膜
- 34,36…シリコン窒化膜
- 35…エクステンション拡散層領域
- 37,67…ソース・ドレイン拡散層
- 38…金属シリサイド層
- 39,51…層間絶縁膜
- 40,53…ゲート絶縁膜
- 41,66…ゲート電極
- 61…トレンチ
- 62…n型拡散層
- 65…素子分離領域


【書類名】

図面


[図1]











#### 【図2】














【図3】





【図4】




【図5】










【図6】









【図7】







【書類名】

要約書

【要約】

金属酸化物からなるゲート絶縁膜の信頼性を向上させ、素子特性の向 【課題】 上及び信頼性の向上をはかる。

【解決手段】 ゲート絶縁膜等に金属酸化物膜を用いる半導体装置の製造方法に おいて、シリコン基板10上にCVD法でTiN膜11を成膜した後、 $O_2$  雰囲 気中での熱処理によりTiN膜11を酸化して $TiO_2$  膜12にする工程と、次 いでTiO<sub>2</sub> 膜12上にバリアメタルとしてのTiN膜13を形成し、しかるの ちTiN膜13上にゲート電極14を形成する。

図 1 【選択図】

# 出願人履歷情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝